《环球时报》答读者问：芯片制程所说的“几纳米”指什么？
随着各国在芯片制造领域的竞争不断加剧，时常看到新闻中出现“28纳米”“14纳米”“7纳米”等提法。请问芯片制程所说的“几纳米”指的是什么？作为计算机、移动终端的核心元器件，小小一枚芯片上，往往集成着数亿、数十亿个晶体管，以实现运算功能。假如将芯片比作房子，那么晶体管就是盖房子的砖块。随着技术发展，对芯片的性能要求不断提高，单个芯片上集成的晶体管数量也越来越多。而综合考虑便携性、发热量等问题，芯片的大小是有限的。如何尽可能多地增加晶体管数量，就成了技术攻关的重中之重。对此，行业给出的一致答案是：把晶体管的体积尽量缩小。一般来说，芯片的纳米数，指的是芯片的制造工艺，或者晶体管电路的大小，单位是纳米。纳米是长度单位，等于十亿分之一米。在处理器芯片中，晶体管之间的距离就是间距。例如，晶体管间距为10纳米的芯片，就可称为“10纳米工艺”。晶体管间距越小，意味着同样尺寸的芯片上可以集成的晶体管就越多，芯片的结构就越复杂，相应地具有越强的性能和越低的功耗。当然，巨大的益处也带来了极高的技术挑战。实际上，芯片的制造工艺并不能无限缩小，特别是10纳米以内。一颗原子的大小约为0.1纳米，即便是“较大”的10纳米工艺，也仅有不到100颗原子的宽度。只要有一处缺陷，产品就会出现故障，成为“废品”。因而想要实现大规模量产，需克服关键技术、制造设备、良品率等诸多难关。目前，处理器芯片的主流制造工艺都已迈进10纳米大关，且仍在高速发展。据报道，作为芯片的载体，晶圆的制造厂商台积电正持续发力攻关2纳米及3纳米工艺，其中3纳米工艺的芯片预计将于2024年下半年投产。三星等其他厂商也有相应动作。市场占有率方面，互联网数据中心报告显示，截至2022年年底，台积电和三星分别为晶圆代工厂商的第一、第二位。（佟云翀）▲ 原文链接：http://shuzhiren.com/post/47667.html
